Chia sẻ trao đổi mọi vấn đề về AC Servo.

[anhxco]

Hi bác NS và bác CKD!

Em không chuyên PCB ạ, trước làm thời gian rồi chuyển qua system, chủ yếu và sche và signal , thêm mấy thứ vớ vẫn,( nhưng cũng chuyên và digital thui) và giờ thì giải nghệ cũng 1 thời gian rồi.
Cái e nói là chung thôi bác NS ạ, còn tùy vào trường hợp cụ thể như bác CKD nói, và e vẫn khẳng định là phủ mass là cách tối ưu để giảm nhiễu nhưng phải phủ đúng cách à. Xem qua PCB bác NS để ý nó không phải không phủ mà phủ ở nơi cần ( vùng signal) và lấy mass sau khi lọc để phủ bác ạ.
Về high speed mà bác CKD đề cập thì ngoài việc giảm noise còn yếu tố cực kỳ quan trọng là phối hợp trở kháng và đồng bộ, lúc này yêu cầu phải tính toán chiều dài, bề rộng- khoảng cách trace cũng như khoảng cách các layer, vật liệu .v.v.
Về cơ bản layout để giảm noise thì ai làm layout nhiều, có nhiều kinh nghiệm thì sẽ làm tốt vì thực sự cái này không liên quan nhiều đến tính toán( từ việc layout plane, signal đến việc place part), chỉ cái phần high speed kia là bắt buộc thôi à.
Và cuối cùng, lý thuyết thế nào cũng phải kiểm chứng, vì sản phẩm là sản phẩm thật chứ không nằm trên thiết kếnữâ lý thuyết thế nào cũng phải kiểm chứng, vì sản phẩm là sản phẩm thật chứ không nằm trên thiết kế nữa. Như bác NS nói(cái này luôn đúng ), các bác cần có dụng cụ để test, còn không thì cứ chạy bằng niềm tin và hy vọng
PS: Nếu bác NS làm layout 4 lớp cũng nên tính đến chuyện này, không tính thì nó hơi phí cái khoản 4 lớp bác ạ.
Vài dòng chia sẽ. Nếu mà có giúp gì đc cho các bác nghiên cứu thì hú e, sẵn sàng giúp các bác hết sức ( chỉ sợ sức không đủ thui) )

[nhatson]

Hi bác NS và bác CKD!

Em không chuyên PCB ạ, trước làm thời gian rồi chuyển qua system, chủ yếu và sche và signal , thêm mấy thứ vớ vẫn,( nhưng cũng chuyên và digital thui) và giờ thì giải nghệ cũng 1 thời gian rồi.
Cái e nói là chung thôi bác NS ạ, còn tùy vào trường hợp cụ thể như bác CKD nói, và e vẫn khẳng định là phủ mass là cách tối ưu để giảm nhiễu nhưng phải phủ đúng cách à. Xem qua PCB bác NS để ý nó không phải không phủ mà phủ ở nơi cần ( vùng signal) và lấy mass sau khi lọc để phủ bác ạ.
Về high speed mà bác CKD đề cập thì ngoài việc giảm noise còn yếu tố cực kỳ quan trọng là phối hợp trở kháng và đồng bộ, lúc này yêu cầu phải tính toán chiều dài, bề rộng- khoảng cách trace cũng như khoảng cách các layer, vật liệu .v.v.
Về cơ bản layout để giảm noise thì ai làm layout nhiều, có nhiều kinh nghiệm thì sẽ làm tốt vì thực sự cái này không liên quan nhiều đến tính toán( từ việc layout plane, signal đến việc place part), chỉ cái phần high speed kia là bắt buộc thôi à.
Và cuối cùng, lý thuyết thế nào cũng phải kiểm chứng, vì sản phẩm là sản phẩm thật chứ không nằm trên thiết kếnữâ lý thuyết thế nào cũng phải kiểm chứng, vì sản phẩm là sản phẩm thật chứ không nằm trên thiết kế nữa. Như bác NS nói(cái này luôn đúng ), các bác cần có dụng cụ để test, còn không thì cứ chạy bằng niềm tin và hy vọng
PS: Nếu bác NS làm layout 4 lớp cũng nên tính đến chuyện này, không tính thì nó hơi phí cái khoản 4 lớp bác ạ.
Vài dòng chia sẽ. Nếu mà có giúp gì đc cho các bác nghiên cứu thì hú e, sẵn sàng giúp các bác hết sức ( chỉ sợ sức không đủ thui) )

em ko đề cập tới mass signal,
vấn đề em muốn đề cập là tại sao ko phủ thẳng mass từ chân GND của diode mà tách ra 2 đường đến chân GND của tụ đấy ah
quan điểm của em, nếu phủ thẳng nó sẽ dẫn tới mass của công suất và mass tụ ( mấy cái này dòng lớn ) nó trở về chân GND ko đồng đều > gound loop > cụ ko công nhận cái này

trong tài liệu hd của fairchild có ghi, và cụ ko đồng tình về việc này, nên em dẫn chứng cho cụ xem, em cũng chắc chắn nếu phủ , ko tách ra 2 đường sẽ có GND noise tệ hơn là tách ra

[anhxco]

em ko đề cập tới mass signal,
vấn đề em muốn đề cập là tại sao ko phủ thẳng mass từ chân GND của diode mà tách ra 2 đường đến chân GND của tụ đấy ah
quan điểm của em, nếu phủ thẳng nó sẽ dẫn tới mass của công suất và mass tụ ( mấy cái này dòng lớn ) nó trở về chân GND ko đồng đều > gound loop

Hì, cái nì e nói rồi, cần phủ mass sạch, nguyên tắc với nguồn, cụ cần place tụ lọc càng gần nguồn vào càng tốt, việc layout ở trên e thây hơi xa, vì vậy nó lấy mass bắt đầu từ tụ ra. nếu cụ lấy luôn từ chân diod thì không đảm bảo đc nguồn đã sạch. còn việc ground loop nói thật trước giờ e không quan tâm, trước giờ e làm board ít nhất là 4 lớp ( mà rất ít), còn lại tầm 8 lớp trở lên, lúc này có lớp plane ở giữa, cụ cứ vô tư dùng stitching via, đảm bảo giảm nhiễu tối đa. Còn nói thật cụ analog thì e chịu, không phải chuyên môn của e, nhưng cơ bản nó đều theo 1 nguyên tắc cả.

[nhatson]

Hì, cái nì e nói rồi, cần phủ mass sạch, nguyên với nguồn, cụ cần place tụ lọc càng gần nguồn vào càng tốt, việc layout ở trên e thây hơi xa, vì vậy nó lấy mass bắt đầu từ tụ ra. nếu cụ lấy luôn từ chân diod thì không đảm bảo đc nguồn đã sạch.

thì đấy, muốn mass sạch cụ ko được làm ground loop

thêm 1 mẫu để cụ bình luận đây

http://www.st.com/web/en/catalog/tools/PF250901

[anhxco]

thì đấy, muốn mass sạch cụ ko được làm ground loop

hi`hi`, thôi chịu cụ, có lẽ cái cách hiểu của e khác của cụ về cái loop(cần xác định rõ nơi đi nơi đến phù hợp thui). e k rõ cái layout board này thế nào, e đoán nó chắc tầm 2 layer nên nó mới phải đi như vậy.

[Tuanlm]

Tất cả lý thuyết đều được áp dụng hết rồi các cụ ạ. Driver khi chạy độc lập thì rất ok (TC tự tui) nhưng khi đem lắp lên máy thì phát sinh đủ thứ. Nhất là khi cho chạy với các driver khác. Mình thấy trong các mạch công nghiệp họ làm rất đơn giản nhưng hầu như không hề bị nhiễu mặc dù dùng dây chuối.
Trong prototye dùng encoder Tamagawa dòng OIH 2500ppr, dây dẫn 2m thì chạy không vấn đề gì. Tăng lên 3m thì bị lỗi, debug ra thì lỗi encoder. Giảm osc xuống còn 4mhz vẫn bị. Dùng watchdog vẫn không hiệu quả. Hỏi Microchip thì tụi nó quăng cho một mớ hỗ độn. Cuối cùng nó bảo có thể là chip đểu. Xin có ít sample thì nó im re. Đang định chuyển qua thứ khác, nhưng chưa biết loại nào hiệu quả hơn. Các cao thủ tư vấn dùm em

[nhatson]

Tất cả lý thuyết đều được áp dụng hết rồi các cụ ạ. Driver khi chạy độc lập thì rất ok (TC tự tui) nhưng khi đem lắp lên máy thì phát sinh đủ thứ. Nhất là khi cho chạy với các driver khác. Mình thấy trong các mạch công nghiệp họ làm rất đơn giản nhưng hầu như không hề bị nhiễu mặc dù dùng dây chuối.
Trong prototye dùng encoder Tamagawa dòng OIH 2500ppr, dây dẫn 2m thì chạy không vấn đề gì. Tăng lên 3m thì bị lỗi, debug ra thì lỗi encoder. Giảm osc xuống còn 4mhz vẫn bị. Dùng watchdog vẫn không hiệu quả. Hỏi Microchip thì tụi nó quăng cho một mớ hỗ độn. Cuối cùng nó bảo có thể là chip đểu. Xin có ít sample thì nó im re. Đang định chuyển qua thứ khác, nhưng chưa biết loại nào hiệu quả hơn. Các cao thủ tư vấn dùm em

báo cáo, phần input encoder cụ làm thế nào? em nghĩ nó bị anh hưởng bởi ESD, cụ cần có các lk chống ESD , cái này em đoán thoai

[Tuanlm]

báo cáo, phần input encoder cụ làm thế nào? em nghĩ nó bị anh hưởng bởi ESD, cụ cần có các lk chống ESD , cái này em đoán thoai

Mình dùng chuẩn giao tiếp rs422, tín hiệu không bị suy hao, vì chuẩn tín hiệu đối xứng nên không lo nhiễu phi tuyến ở chiều dài dây 3m. Phần công suất dùng nguyên board của biến tần shneider . Nguồn cung cấp chuyển qua loại đối xứng cách ly mass, bandpass 200khz. Có lẽ nhờ mua mấy con chip chính hãng xem sao.

[anhxco]

Tất cả lý thuyết đều được áp dụng hết rồi các cụ ạ. Driver khi chạy độc lập thì rất ok (TC tự tui) nhưng khi đem lắp lên máy thì phát sinh đủ thứ. Nhất là khi cho chạy với các driver khác. Mình thấy trong các mạch công nghiệp họ làm rất đơn giản nhưng hầu như không hề bị nhiễu mặc dù dùng dây chuối.
Trong prototye dùng encoder Tamagawa dòng OIH 2500ppr, dây dẫn 2m thì chạy không vấn đề gì. Tăng lên 3m thì bị lỗi, debug ra thì lỗi encoder. Giảm osc xuống còn 4mhz vẫn bị. Dùng watchdog vẫn không hiệu quả. Hỏi Microchip thì tụi nó quăng cho một mớ hỗ độn. Cuối cùng nó bảo có thể là chip đểu. Xin có ít sample thì nó im re. Đang định chuyển qua thứ khác, nhưng chưa biết loại nào hiệu quả hơn. Các cao thủ tư vấn dùm em

Cụ dùng cypress không, e đảm bảo không đểu vì chí ít nó là hàng sample và không phải thằng china sản xuất!!